本系統(tǒng)采用三塊Pynq Z2 FPGA  作為主控單元完成了基于互聯(lián)網(wǎng)的信號傳輸系統(tǒng)，A、B 兩塊發(fā)送模塊以10MSPS   進行ADC   模數(shù)轉(zhuǎn)換，根據(jù)測頻結(jié)果對信號組幀后，利用TCP   協(xié)議以千兆速率實現(xiàn)可靠傳輸。在接收端C解析后，利用頻率信息與時鐘頻率差進行相位補償，再以10MSPS   進行DAC   數(shù)模轉(zhuǎn)換，經(jīng)四階巴特沃斯低通濾波器和THS3091  構(gòu)成的功放送出，以滿足題目負載要求。   測試結(jié)果表明，該系統(tǒng)可以完成0.1Hz～2MHz  的采集和還原，對于1～5Vpp、頻率小于2MHz   的輸入信號，輸出信號幅度與輸入信號幅度差小于2%，時延差小于2us，都超過題目要求。